Vừa qua, nhóm nghiên cứu phòng thí nghiệm ASICLAB, Khoa Kỹ thuật Máy tính, đã đạt được một cột mốc quan trọng khi thành công chế tạo chip bán dẫn đầu tiên.
Phòng thí nghiệm Vi mạch Tích hợp Chuyên dụng (ASICLAB) thuộc Khoa Kỹ thuật Máy tính, được thành lập vào năm 2022 với mục tiêu nâng cao năng lực nghiên cứu và đào tạo trong lĩnh vực vi mạch bán dẫn tại Việt Nam. Nhờ vào những nỗ lực không ngừng nghỉ, ASICLAB đã đạt được nhiều thành tựu quan trọng, đặc biệt là chế tạo thành công chip vi xử lý RISC-V 5-stage pipeline đầu tiên. Thành tựu này có được nhờ sự hỗ trợ từ Trường Pham Laboratory của Đại học Điện tử Viễn thông (UEC), Nhật Bản.
GS. TS. Phạm Công Kha, UEC, Nhật Bản trao chip mẫu hoàn thiện cho ASICLAB
Core vi xử lý RISC-V 5-stage pipeline tích hợp hazard detection và branch prediction đã được thiết kế, mô phỏng, kiểm tra và thử nghiệm trên FPGA bởi nhóm nghiên cứu của ThS. Tạ Trí Đức tại ASICLAB, khoa Kỹ thuật máy tính.
Sau giai đoạn thử nghiệm thành công, bộ vi xử lý tiếp tục được tổng hợp, thiết kế vật lý, sign-off và chế tạo với sự hỗ trợ quý báu từ Pham Laboratory. Mẫu chip hoàn thiện cuối cùng đã được Pham Laboratory, UEC, Nhật Bản, trao lại cho ASICLAB để tiến hành các bước đo kiểm và nghiên cứu tiếp theo.
Chip mẫu hoàn thiện kèm bộ kit hỗ trợ đo kiểm, thử nghiệm thực tế
Đề tài này là một phần trong nỗ lực nâng cao khả năng nghiên cứu và đào tạo trong lĩnh vực vi mạch bán dẫn, đóng góp vào sự phát triển của ngành Thiết kế vi mạch tại Khoa Kỹ thuật Máy tính nói riêng và UIT nói chung.
Logo của UIT và khoa Kỹ thuật máy tính được thiết kế trên chip
Đây là kết quả hợp tác nghiên cứu giữa Trường Đại học Điện tử Viễn thông (UEC), Tokyo, Nhật Bản và ASICLAB, Khoa Kỹ thuật Máy tính, Trường Đại học Công nghệ Thông tin, ĐHQG-HCM (UIT). Chip được UEC chế tạo bằng công nghệ CMOS.
Trường Đại học Điện tử Viễn thông (UEC),Tokyo, Nhật Bản là một trường công lập có thế mạnh về đào tạo, nghiên cứu các lĩnh vực Điện tử - Viễn thông và Công nghệ Thông tin. Trong đó, các chuyên ngành thiết kế chế tạo vi mạch tích hợp, hệ thống thông tin và truyền thông, công nghệ thông tin và an toàn thông tin là các lĩnh vực đang được xã hội quan tâm và ưu tiên phát triển nguồn nhân lực.
Thiết kế vật lý của core vi xử lý RISC-V
Sự thành công trong việc thiết kế chip đầu tiên của ASICLAB và UEC đã giúp thắt chặt mối quan hệ hợp tác quốc tế, giúp hai đơn vị nghiên cứu và phát triển các công nghệ mới nhiều hơn nữa trong tương lai.
Thiết kế vật lý của toàn bộ chip sẵn sàng để chế tạo dưới sự hỗ trợ của Pham Laboratory, UEC, Nhật Bản
Bên trong package chip thực tế
Die chip được soi dưới kính hiển vi chuyên dụng
Die chip được soi dưới kính hiển vi tại ASICLAB
Theo Như Ý - Tuyển sinh UIT
Mọi thông tin chi tiết xem tại: https://tuyensinh.uit.edu.vn/asiclab-va-truong-dai-hoc-uec-hop-tac-quoc-te-trong-nghien-cuu-vi-mach-ban-dan
Hạ Băng - Cộng tác viên Truyền thông Trường Đại học Công nghệ Thông tin
